目前系統的標準電源電壓通常是電路板上的最高電壓,例如單一3.3V或5V,或者是3.3V或5V的雙極電源,電路板的輸入端可能會面臨高於電源的電壓值,同時當電路板的電源關閉時,輸入端點上的電壓可能還會繼續存在,這種過電壓情況所直接影響的第一個部分通常是多工器或者是切換開關,因此這些元件就需要進行切換開關以及所連接電路的過電壓保護。
類比開關的導通控制部分包含了一個或多個MOSFET,以及連接到電源電壓的寄生鉗位二極體(clamping diode)以進行ESD保護,(圖一)顯示了類比開關導通時的等效電路,只要V+與V-存在,同時沒有輸入電壓超過電源鉗位二極體前向偏壓(通常為0.6V)以上,二極體就處於反向偏壓狀態,同時不會有電流流過。
由於不適當的電源電壓啟動順序可能會造成電壓過高錯誤,因此許多切換開關要求必須先加入最高正電壓,並將最低負電壓安排在最後,請注意電源不存在時的輸入電壓或者超出電源的輸入電壓會造成電流流經鉗位二極體,這些二極體依各家製造商所採用半導體製程技術的不同,通常在永久破壞開關元件前只能承受數mW的功率消耗。
較低的電流位準則可能會造成鎖死(latchup)現象,這是切換開關誤動作並由電源抽取過多電流所造成的結果,在大部分的情況下可以透過移除切換開關上的所有電壓來結束鎖死現象而不破壞開關,但電路板則必須要在這個動作完成後才能正常運作。
外部保護
一個保護類比開關避免鎖死現象發生的簡單方法,是加入前向偏壓最高為0.3V的高電流蕭特基二極體,請見(圖二),如果輸入電壓超過電源電壓,那麼低蕭特基電壓可以確保沒有電流會流經典型前向偏壓值為0.6V的鉗位二極體。
但是透過這個方法所達成的防鎖死電路卻有一個問題,不僅是使用的兩個保護二極體會帶來額外的成本,蕭特基二極體還會讓最低高於電源電壓0.3V的電壓通過,這個情況在電源電壓不存在,也就是V+與V-都在地電位時並不會造成問題,同時輸入電壓依然會維持在低於每個連接到V+與V-元件的最大絕對額定值內。
不過這個電路卻無法提供過電壓的保護,例如在V+為5V且切換開關上的錯誤電壓為8V時,那麼V+就會被拉升到約7.7V,這對連接到V+的大部分數位式元件來說都太高,甚至在V+只提供切換開關電源而且由開關承受錯誤電壓時,高電壓也會通過導通的開關而損害之後連接的電路,多重輸入切換開關需要在每個輸入到V+間各加入一個蕭特基二極體,這將帶來更高的成本並耗費更大的電路板空間。
(圖三)的電路提供了當切換開關電源電壓不存在時,一定不會有輸入電壓應用的一個良好過電壓保護電路,大部份常見的矽晶片二極體前向偏壓(VD)通常為0.7V,因此齊納電壓(Vz1)在選擇上必須符合VD+Vz1<V+,同樣地在負電壓與Vz2上也必須符合|VD+Vz2|<|V-|,齊納與標準矽二極體的最高承受電壓值在選擇時必須以最大可能錯誤電壓為考量。
對持續而非瞬間突波的過電壓錯誤情況,在地電位與齊納二極體間加入一個電阻,可以限制流經二極體的電流,這樣做的最大缺點是限制了切換開關的輸入電壓範圍,由於二極體在偏壓特性上有著大幅的不同,因此二極體電路的最低與最高限制也可能會有大幅的變化,當電路在設計上已經考量了最差的情況後,二極體電流就能夠在低於電源電壓許多的電壓上動作,因此消除了切換開關的軌對軌特性。
在輸入通道上串接數kΩ的電阻,也能透過限制流經切換開關上鉗位二極體的錯誤電流帶來部分的保護功能,不過電壓過高情況還是可能會破壞切換開關之後連接的電路,同時加入電阻也會大幅提高切換開關的導通電阻,任何因溫度變化造成的電阻值變動也會影響到信號,流經變大導通電阻的洩漏電流也一樣。
內部保護
將錯誤保護與類比切換開關整合的第一個方法,是加入導通元素為包含三個以N通道/P通道/N通道方式排列串列MOSFET的特定型式多工器,這個結構可以提供每個信號路徑高達100V的保護,請見(圖四),多工器的導通電阻會在輸入電壓高於電源電壓時大幅增加,透過限制輸入電流來保護自己以及多工器前後的元件,限制錯誤電流也可以避免錯誤情況耦合到其他通道上。
採用串聯MOSFET的方法同時也可以帶來沒有加上電源時的保護,另一方面,只在4.5到18V運作的舊型元件,由於體積較大,同時擁有較高的導通電阻(最小350Ω到高達3.5kΩ),因此無法導通輸入信號電壓,除非是低於電源電壓約2V以上。
解決在9V到36V或4.5到20V電源範圍運作元件問題的第一個步驟,是開發新的切換開關結構,類似下文將描述的低電壓錯誤保護,這個新方法透過允許軌對軌操作與更低的導通電阻帶來超越串聯三個FET技術的改善,在偵測到錯誤時內部電路會關閉切換開關,因此能夠避免錯誤情況經過切換開關或多工器傳送到其他電路上。
由於在錯誤情況發生時,只有洩漏電流會流入切換開關或多工器,因此晶片不會因功率消耗而受到破壞,和上一代採用三個FET的方式一樣,採用這項新製程與結構所架構出的切換開關與多工器,可以透過變換成高阻抗狀態來消除電源移除時的錯誤問題,這類元件,包括切換開關與多工器,適合需要高達40V錯誤保護的高電壓系統,而不是常見的3V或5V系統,這裡所提到的元件並非針對這個電壓範圍,同時它們在5V電源下的導通電阻(Rds(on))大約會在數kΩ。
低電壓錯誤保護
最新的錯誤保護切換開關產品已經針對單一3.3V與5V電源運作,或雙電源3.3V與5V的情況進行設計最佳化,它們不需外部保護,同時也擁有30Ω(5V電源)或100Ω(3.3V電源)的較低最大導通電阻。
如(圖五)所示,這些切換開關包含一個並聯p通道FET(P1)的n通道FET(N1),形成輸入到輸出間一個低電阻值,位於電源範圍內或者超過電源最大值150mV以內的輸入信號會經過切換開關送到COM端點上,因此可以帶來軌對軌的全幅運作。
兩個比較器透過持續與電源電壓V+與V-比較來監控輸入電壓,當常開(Normally Open;NO)或常閉(Normally Close;NC)接點上的信號大小介於V+與V-之間時,切換開關會以正常的方式運作,但是當信號超出電源150mV以上,也就是發生錯誤情況時,輸出電壓(COM)會受到電源電壓的限制,變成具備相同的極性,同時輸入為高阻抗,這個動作可透過斷開N1與P1的錯誤比較器實現,同時也以下面的方式控制鉗位FET N2與P2;如果切換開關在負向錯誤前閉合,N2就將COM連接到V-,如果切換開關在正向錯誤前閉合,P2就將COM連接到V+,如果切換開關在錯誤發生前斷開,那麼輸出就會形成高阻抗狀態。
在錯誤情況發生時,輸入不管開關的狀態或負載阻抗的大小都應該在高阻抗狀態,輸入的最大錯誤電壓會受到切換開關絕對最大值規格的限制,元件電壓若為12V,如果元件以+5V電源供電,那麼在正電壓的錯誤電壓保護為+12V,負電壓則為-7V(5V+|-7V|=12V),元件提供了沒有電源時NO與NC輸入接腳的錯誤保護,同時這個保護在電源移除時特性反而更佳,在這個情況下,兩個電壓軌能忍受的錯誤電壓可以達到12V。
邏輯輸入接腳(IN)在正電壓的錯誤保護可以達到(V-)+12V,但在負電壓錯誤上則只能高過負電源一個二極體的壓降,輸出端點(COM)並沒有受到錯誤保護,同時COM電壓也不能超過兩個電源電壓0.3V以上。
(圖六)顯示了閉合切換開關在兩極都發生錯誤輸入時的輸出電壓情況,通常在輸入電壓超過V+或V-大約150mV以上200ms後,輸出(COM)會等於正或負電源電壓減去FET所帶來的壓降,當輸入錯誤回復到電源電壓範圍內時,輸出回復並重新跟隨輸入的延遲大約為700ns,這個延遲會隨COM輸出的電阻與電容值而不同,不會受到錯誤電壓大小的影響,COM上較高的電阻與電容值會造成較長的回復時間。
應用
很明顯地,除了可以使用低電壓錯誤保護開關來保護ATE與工業設備的類比輸入外,這些元件同時也能夠簡化其他許多應用的設計與電路板空間需求。
例如為了避免提供設備機箱的電源失效,許多應用都需要能夠在電源啟動的背板上直接插入擴充電路板的能力,雖然熱切換控制器可以用來限制電路卡的衝入電流,但信號線的保護並不容易,例如,當資料匯流排以5V TTL信號位準動作的背板上插入電路卡時,數位式元件,例如微控器、ASIC等會在電源啟動前面臨輸入端的5V信號,如前面所討論,這樣的情況可能會造成鎖死情況,甚至破壞電路板。
在較敏感元件與背板連接之間加入低電壓錯誤保護開關可以帶來需要的過電壓保護,請見(圖七),這個切換開關可以將COM輸出維持在高阻抗狀態直到電路卡的電源穩定,然後再導通切換開關與背板的連接,切換開關的受保護輸入面對背板,可以在沒有電源時帶來12V的保護,同時也能夠啟動電源保護電路卡避免受到背板傳來的過電壓破壞。
然而,許多廠商提供的常見邏輯位準匯流排切換開關並沒有具備這樣的保護能力,而只是提供比標準CMOS元件更高的鎖死電流容忍值,實際上並無法承受持續的過電壓情況。
(圖八)中的低電壓錯誤保護開關在偵測到外部電源時,可以透過9V或兩個串接的鋰離子電池來關閉內部電源,通常切換開關均透過pin 13由電池供電,低電壓蕭肖特基二極體可以在外部電源連接時保護不可充電電池,以避免發生充電情況。
Pin 10上的切換開關可以取得Vcc,這在大部分應用上通常由連接在開關後的穩壓電路來加以控制,只要電路板偵測到外部電源電壓,微控器就會導通切換開關1與4並斷開切換開關3,輸出電容C提供了由切換開關3轉換到切換開關4過程中的系統電源,為了保護電池避免受到破壞,切換開關3在切換開關4導通時必須永遠斷開,當外部電源移除時,切換開關4與1斷開並導通切換開關3,錯誤保護輸入可以在外部電源高於電池電壓、或者在電池放電且外部電源連接、或者是電容C充電而電池移除時保護切換開關。
(作者任職於Maxim美商美信公司)
|
|
|||||||||
|
|
|||||||||


