Cadence益華電腦宣佈已經對Virtuoso客製化設計平台進行最佳化，新增晶片整合流程，並搭配最新版的Virtuoso Chip Editor。結合這些解決方案之後，設計人員就可以從整個客製化的角度，而跨越類比、客製數位、射頻、記憶體/陣列，以及數位標準元件（standard cell）等多個設計領域，進行全尺寸實體整合的作業。
Cadence益華電腦表示，與現有的客製化設計解決方案比較，這個新世代的Cadence技術可以讓作業效能提高十倍以上。此外，這項產品還可以針對一般超過一百五十萬個電晶體的先進混合訊號設計，讓實體設計整合作業的時間，從一個月縮短為兩個星期。
Cadence益華電腦的晶片整合流程和Virtuoso Chip Editor，可提供設計人員一個包含配置（floorplanning）、晶片完成（chip finishing）到第一次試產（tape-out）等作業的自動化實體設計整合解決方案，並藉此大幅提高生產效能和加快產品上市速度。Cadence益華電腦致力於與客戶建立開放的合作關係，而最後推出這款新的晶片整合解決方案，是透過OpenAccess與Cadence益華電腦Encounter平台整合，建立起雙向整合的作業流程。
