Cadence 宣布於 Cadence ChipStack AI 超級代理中推出全新的AI 代理 (Agent)，該 Agent 能自動化處理前端數位設計與驗證流程——從自然語言提示詞出發，涵蓋以功耗、效能和面積 (PPA) 為導向的「規格至 RTL」(spec-to-RTL) 生成、RTL 分析與精煉。延續 2026 年 2 月發佈的業界首款前端設計與驗證代理式工作流程，這款 RTL Generation Agent 將 ChipStack AI 超級代理的能力從自主驗證與除錯，進一步延伸至高品質 RTL 的建立與優化。
在早期評估中，相較於純基礎模型的程式碼生成，RTL Generation Agent 平均實現了 24% 的面積縮減與 18% 的功耗降低，同時確保 100% 功能精確的 RTL，凸顯 Cadence 在以 PPA 為核心的高效能數位設計與驗證領域中，擁有業界最完善的代理式工作流程。
Cadence 將代理式 AI 應用於工程設計的革新方法，建立在分層式的架構方案之上——超級代理負責調度特定任務的 Agent，而這些 Agent 則使用專為代理工作流程優化的可靠 EDA 軟體。全新的 RTL Generation Agent 可將高階規格說明轉化為經過 PPA 優化的生產級 RTL。
客戶驗證：Honda 的實證成果
與 Honda R&D的早期合作表明，這些代理式 AI 能力如何為為新一代 SoC 實現 PPA 優化與生產力提升。Honda 目前正在先進車用 SoC 上評估 RTL Generation Agent；在這些應用中，功能安全需求以及嚴格的功耗與成本限制，都需要高度優化的 RTL。
除了在 RTL Generation Agent 中建立新 RTL 外，Cadence 還推出了能根據新需求對現有 RTL 進行設計更新的新技術。這種 RTL 升級流程導入了 AI 自動化來加速 RTL 的修訂，使客戶能夠快速將既有 RTL 調整至符合新的架構需求、新的 PPA 目標以及新的功能需求。工程師只需在高階層級描述變更，Agent 即可執行更新，同時分析並驗證 PPA 與功能性。
推動 Cadence 的代理式 AI 願景
這些功能增強建基於 Cadence 在 CadenceLIVE 與 Computex 上所強調的「Design for AI and AI for Design」（為 AI 設計，以 AI 設計）策略，進一步擴充了公司在 AI 驅動晶片設計領域的領導地位。從最初推出 ChipStack AI 超級代理、6 月宣布推出業界首款用於晶片設計的全自主虛擬工程師，到如今的 RTL Generation Agent，Cadence 持續擴展跨設計層級的 Agentic 工作流程範疇。結合更廣泛的 ChipStack、InnoStack 與 ViraStack AI Super Agent 產品組合，這些技術共同推動了一個具備可擴充性的平台，將 AI 全面應用於數位、類比與驗證領域。
