搜尋

會員登入

搜尋

導覽

會員
廣告
廣告
類別:
關鍵字:

搜尋「FinFET」,共 377

imec的量測專家在本文帶領讀者探索深耕40年的晶圓廠量測與檢測技術,瞭解圖形化和元件創新歷史的四大時期,提供imec前瞻量測發展藍圖,其發展動力與多項重大挑戰相關,包含尺寸微縮和3D技術的興起,還有成本和永續發展需求。

imec的量測專家將在本文帶領讀者探索深耕40年的晶圓廠量測與檢測技術,瞭解圖形化和元件創新歷史的四大時期,同時提供imec的前瞻量測發展藍圖,其發展動力與多項重大挑戰相關,包含尺寸微縮和3D技術的興起,還有成本和永續發展的需求。

台積電(TSMC)於「2026年北美技術論壇」首度揭曉其最新的A13製程技術。作為A14製程的直接微縮版,A13透過奈米片(Nanosheet)電晶體技術提供更高的設計空間與能效,滿足AI、HPC及次世代行動通訊對運算效能的需求。 與前代A

根據產業調查顯示,台積電位於新竹寶山廠區的2奈米(N2)製程,試產良率已正式突破70%的大關。這一數據不僅遠超市場原先預期,更象徵著台積電在與三星、Intel 的次世代製程競賽中,已取得決定性的領先優勢。 台積電的 2 奈米製程被視為半導體

隨著 2026年智慧型手機與AI晶片邁入2 奈米(nm)元年,先進製程競賽全面升溫。供應鏈最新動向顯示,台積電位於新竹寶山與高雄的2奈米產線,在量產前夕即被核心客戶全面預訂,2026年產能幾近售罄。然而即便在「產能告急」與成本壓力並存的情況

聯華電子於今(2025)年8月份內部自行結算之合併營收約新台幣 191.6 億元,比去年同期減少約 7.20%。這顯示在全球半導體供需、價格與成本壓力加劇的情況下,聯電也受到影響。除此之外,聯電在員工福祉、永續發展與社會責任的面向上獲得肯定

半導體產業必須重新定義「效能」:不再僅以每秒浮點運算次數(FLOPS)比較,而以每瓦特浮點運算(FLOPS/W)為核心指標。本文將從製程微縮、先進封裝、架構革新三個維度,深入剖析xPU的節能技術路線。

在半導體製程技術的競賽中,2奈米製程成為各大廠商爭奪的下一個重要里程碑。台積電(TSMC)正在積極研發2奈米製程,於2024年開始試產,並計畫於2025年實現量產。台積電將在2奈米節點引入GAA(環繞柵極)奈米片晶體管技術,這是從傳統的Fi

隨著半導體製程技術的持續進步,晶片微縮已達到物理極限,傳統的光刻技術面臨挑戰。在此背景下,原子層沉積(Atomic Layer Deposition,ALD)技術因其薄膜沉積精度,成為推動半導體微縮的關鍵技術之一。 ALD是一種氣相化學沉積

台積電本週於舊金山舉行的IEEE國際電子元件會議(IEDM)上,發表了其下一代名為N2的2奈米電晶體技術,也是台積電全新的電晶體架構-環繞閘極(GAA)或奈米片(NanoSheet)。目前包含三星也擁有生產類似電晶體的製程,英特爾和台積電,

奈米片技術在推動摩爾定律的進一步發展中扮演著關鍵角色。 儘管面臨圖案化與蝕刻、熱處理、材料選擇和短通道效應等挑戰, 然而,透過先進的技術和創新,這些挑戰正在逐步被克服。

各類記憶體在不同領域也就各具優勢和挑戰。隨著技術的進步和應用需求的多樣化,記憶體技術將向更高性能、更低功耗和更大容量的方向發展,也會有各類同質或異質性記憶體整合的平台,來提供更加完善的解決方案。

各類AI應用的市場需求龐大,各種記憶體的競爭也異常的激烈,不斷地開發更新產品,降低成本,企圖向上向下擴大應用,只有隨時保持容量、速度與可靠度的優勢才是王道。

聯華電子新推出22奈米嵌入式高壓(eHV)技術平台,為先進的顯示器驅動晶片解決方案,推動未來高階智慧型手機和移動裝置顯示器的發展。22eHV平台具有電源高效能,,協助客戶開發體積更小、效能更高的顯示器驅動晶片,為行動裝置製造商提高產品電池壽