搜尋

會員登入

搜尋

導覽

會員
廣告
廣告
類別:
關鍵字:

搜尋「相位移光罩」,共 15

為成為下一世代的市場贏家,奈米級先進製程已經成為全球各大半導體產商積極投入之研究領域,而隨著製程不斷朝向65奈米、45奈米及32奈米以下尺寸推進,所面臨的技術挑戰也更加艱難。本文將為讀者深入剖析目前奈米級先進製程之主要趨勢與全球廠商發展現況。

微影技術在半導體製程中一直被認為是最重要的步驟,包括一直被廣泛應用在定義圖案的光學微影以及被應用在光罩製作上的電子束微影,而未來進入奈米時代之後,微影技術也面臨許多更新的挑戰,本文將藉由簡介先進微影技術之能力與限制,為讀者剖析目前主流微影術技術之應用與發展趨勢。

2003年12月,半導體微影技術,正式進入另一個技術領域。在此之前,我還以為微影技術仍會照著ITRS(國際半導體技術藍圖)的原先藍圖進展,混然未察覺的是,在這個微寒的冬季,科技有又有重大的進展:「浸潤式微影技術」(Immersion Lit

聯電、台積電雙雄加速晶圓高階製程研發,聯電宣布率先導入無絡膜相位移光罩(Cr-less PSM)技術,成功量產90奈米製程,同時採購193nm光學掃描機,台積電也向設備大廠ASML採購193奈米浸潤式微影設備,發展65奈米製程。 經濟日報引

據Digitimes報導,英特爾決定放棄採用157奈米微影技術,藉由193奈米微影機輔以相位移光罩(phase shifting mask;PSM)技術,進行90及45奈米加工技術生產措施,將使得以英特爾為首的國際晶片大廠局勢產生巨大變化,

據外電報導,英特爾(Intel)日前宣布將放棄157奈米微影技術,繼續使用193奈米微影製程;而此舉為業界為邏輯晶片業者投下2個疑問:其一是業界是否會因為採取不同微影技術設備,而分成兩大陣營;另外一個疑問便是,英特爾放棄157奈米微影設備的

奈米等級的IC設計不但所需技術愈趨複雜化,設計的過程中可能遇到的問題也隨著製程的微小化而增加;本文將分析進行奈米級IC設計時,工程師應掌握的關鍵議題與必須面臨的挑戰,並指出目前的技術可克服的瓶頸與未來趨勢的發展。

Mentor Graphics於5月28日宣佈,Mentor Calibre部門已和IMEC達成一項合作協議,將共同發展次波長微影技術(subwavelength microlithography)。IMEC是歐洲最重要的獨立研究中心,研究

Mentor Graphics於日前宣佈,Calibre DRC在積體電路實體驗證市場的領先優勢持續擴大。根據Dataquest於2001年10月發表一篇名為「電子設計自動化2001年:身為電子設計自動化廠商真好」的報告,Calibre在2

Mentor Graphics日前宣佈,日立已決定採用Calibre PSMgate軟體與解析度強化技術,將它們做為0.13微米製程的標準工具,以便製造更精密準確的電路結構,進而將電晶體縮小到0.1微米以下。這套工具可以支援邏輯閘層級的全晶

光罩工業的變動一直與半導體的發展息息相關,在晶圓製程不斷縮短與光罩工業間相互流血競爭的情形下,光罩工業該如何生存?

聯電今宣佈與大日本印刷株式會社(DNP)簽訂一項為期數年的協定,聯電將獲得DNP保障提供先進的光罩服務。此外,雙方將共同為0.10微米光罩制定適當之規格。 聯電表示,根據該協議,DNP將集中提供0.15/0.13微米製程世代的高階光罩予聯電