搜尋

會員登入

搜尋

導覽

會員
廣告
廣告
類別:
關鍵字:

搜尋「凸塊技術」,共 18

因應人工智慧((AI) 應用於多樣化小晶片(chiplet)整合的需求日益增加,日月光半導體宣佈,VIPack平台透過微凸塊(microbump)技術將晶片與晶圓互連間距的製程能力從 40um提升到 20um,這對於在新一代的垂直整合(例如

ECTC 2015針對微電子領域中的永續性舉行了一場特別會議。在會議期間,高通公司的Michelle Lee談及透過涵蓋環保、社會和企業的共同治理以驅動長期成長與獲利的公司策略。這項工作中一部份包括了推展供應鏈的社會與道德責任。因此,Mic

近年來手機等攜帶性電子產品日益講求輕薄短小的趨勢,帶動系統級封裝(System in Package)市場的快速崛起,日月光預期,在手機產業的驅動下,SIP技術的後續發展潛力無窮大。 目前系統級封裝主要有兩種方式,一種是晶片與晶片的堆疊,即

日月光半導體宣佈,與供應晶圓凸塊和晶圓級封裝技術的全球領導廠商Flip Chip International, LLC (FCI) 共同簽署技術授權合約。透過合約的簽訂,日月光集團將於全球各營運據點運用FCI的晶圓凸塊以及UltraCSPT

月光集團將於9月3日於台灣新竹舉行為期一天的第五屆半導體封裝與測試科技論壇, 將邀請業界的半導體專業人士,共同探討半導體後段的最新趨勢、技術發展與解決方案。主要議題著重於高密度基板(Substrate)技術、覆晶(Flip Chip)封裝無

晶圓植凸塊技術為業者競相投入研發的項目之一,日月光、矽品、安可(Amkor)等廠均將其列入研發重點。近日封裝測試廠日月光半導體宣佈,已研發完成8吋晶圓電鍍植凸塊技術,並且已進入試產階段,預計初期月產能為10000片。日月光表示,未來將提供客

日月光半導體於9日宣佈8吋晶圓電鍍技術研發成功,並已進入試產階段,成為同時具備印刷與電鍍凸塊技術之封裝廠商。預計第一階段月產能達10,000片。隨著覆晶封裝在2002年開始顯著成長,以及未來大部分0.13微米以下製程產出的晶片都會採用覆晶封

日月光半導體(ASE)29日宣佈12吋晶圓凸塊與覆晶封裝技術進入量產,該公司將以成熟的技術及豐富的製程經驗提供全球客戶完整的12吋晶圓後段整合封測製造服務能力。日月光表示,目前12吋晶圓製程技術與覆晶技術的開發為各家半導體大廠持續建立競爭優

隨著資訊處理的需求日增,帶動了IC晶片應用的大幅成長,晶片製造商同時也必須不斷降低成本並縮短產品上市時程,以因應產品生命週期持續縮短的市場需求。除了持續加速發展先進製程技術外,晶圓尺寸也因應產能的擴充,由過去的6吋與8吋,正逐漸邁向12吋晶圓時代。

台積電、聯電為了以一元化服務鞏固客戶,近來積極尋求晶圓植凸塊(Bumping)協力廠合作。現階段台積電已與日月光、米輯合作提供完整覆晶封裝製程服務,聯電則與矽品、悠立、慎立建立合作關係。 台積電現行廠內已有建置月產能約一千片的八吋晶圓植凸塊

台灣兩大晶圓代工廠紛紛找上協力廠商合作晶圓凸塊,台積電與華治科技合作開發,聯電則是選擇悠立半導體為協力廠,兩大廠商將在高速CPU與繪圖晶片市場上再度相遇。 悠立半導體指出,晶圓凸塊是覆晶封裝 (Flip Chip) 的關鍵製程,設備的投資必

全球半導體封裝測試大廠日月光半導體,19日正式宣佈12吋錫鉛凸塊(Solder Bumping)技術開發完成成功試產出第一片12吋凸塊晶圓,建立目前全球最完整的12吋晶圓後段整合封測代工能力。全自動化12吋晶圓凸塊封裝產線將於年底開始安裝生

又一家邏輯晶片大廠完成技術認證,專業植凸塊廠悠立半導體也於日昨表示,近期內已完成智霖低熔點(eutectic)錫鉛凸塊技術認證,並已開始為智霖量產錫鉛凸塊產品,悠立將以此做為對抗不景氣的利器。 智霖新推出的Virtex II FPGA系列晶

日前矽品完成可程式邏輯晶片大廠智霖(Xilinx)錫鉛凸塊(Solder Bumping)技術認證後,專業植凸塊廠悠立半導體也於23日表示,近期內已完成智霖低熔點(eutectic)錫鉛凸塊技術認證,並已開始為智霖量產錫鉛凸塊產品。 智霖新

台積電19日宣佈,領先業界推出覆晶封裝(flip chip packaging)的關鍵技術--晶圓凸塊(wafer bumping)製程,以提供客戶更完整的專業積體電路製造服務,為客戶創造更高的附加價值。這項新製程已於民國八十九年十一月正式

日月光半導體日前宣布「捲帶式承載封裝」(Tape Carrier Package,TCP)與「高鉛銲錫」(High Lead Bumping)技術已研發完成,並進入量產,提供客戶穩定且高品質的服務。TCP封裝技術為現今液晶顯示螢幕驅動晶片的

為因應電子產品小型化與晶片性能高速化的趨勢,封裝廠商必須克服體積、散熱、耗電與電性等的挑戰,向外接線的傳統封裝技術已無法應付高電性需求。而直接以晶片的凸塊(bump)與基板連結以取代打線的覆晶封裝(flip chip on BGA),由於電